共同Ce:YIGを用いた導波路形光アイソレータのための結晶化及び導波路の評価

近年、様々なクラウドサービスの発達により、データセンタ内のデータトラフィックが増加傾向にあります。そのため、データセンタ内で光通信が必要とされるようになりました。光アイソレータは、光を一方向にだけ通すことができる素子で、反射して戻ってきた光を防ぐことができます。このため、他の光デバイスである光源や光スイッチなどの能力を最大限発揮させることができ、データセンタの能力もさらに上げることができます。光通信には光スイッチや光源など様々な光デバイスが必要とされます。光源や光スイッチは1枚の基板上に集積できますが、非相反素子である光アイソレータやサーキュレータは、他の光デバイスとは違い特殊な材料を使用するため、１枚の基板に集積できていません。私たちが研究している、集積化に適した光アイソレータが実現すると、ネットワークの通信速度の向上や、通信以外でも車の自動運転に用いるなどのさらなる発展が期待されます。

導波路の伝搬損失はCe:YIG結晶化時の熱処理温度により増大するため、低温で処理することが望ましい。また、単結晶の方が、磁気光学効果が大きいとされている。今回、低温時でのAr活性化の条件と成膜時の酸素の比率を検討した。Ar活性化は15nm程度のエッチング量で良好な結晶化が行えるとされており、今回は活性化時間を延ばし、Ce:YIGの膜を15nm程度エッチングした。また、従来の条件では200Wで行っていたが、一般にRF電力を小さくすると表面ラフネスを抑えることが可能であるから、RF電力を100Wとした。XRDの測定結果を図1(a)、(b)に示す。図1(b)のRF電力を100Wとした条件では約10000CPSのピークが得られており、これは図1(a)のRF電力200Wの条件の1.67倍（67%増）である。これまで最も高いピークが得られた750℃熱処理条件の15000CPSの67%であった。

次に、成膜時の酸素の比率を従来の条件よりも増やして成膜を行った。これは成膜時の酸素欠損を防ぐことを目的としている。各酸素の比率での熱処理後の表面状態を図２(a)、(b)に示す。成膜時に酸素を増やしたことにより熱処理時に基板や膜に加わる応力の軽減により表面のラフネスの軽減が得られた。

TM-modeの導波路は、モード分布の解析から強い光の閉じ込めを得られるチャネル形導波路やディープリッジ構造が望ましい。図3、4に有限要素法(FEM)で解析したモード分布を示す。リブ高さ220nmでは、TM-modeの光が閉じこまることが分かる。リブ高さ150nmでは、モード分布が導波路下部に寄り、光の一部がスラブ層を伝搬することが分かる。実験として直線の細線導波路を製作した。パラメータはコア層220nm、BOX層3μmのSOI基板に導波路、2μm、500nm、リブ高さ220nm、150nmの導波路である。幅500nm導波路には前後に150μmの長さで2μmから500nmに幅が変化するテーパ導波路が付いている。

製作した直線導波路のSEM写真を図5(a)、(b)に示す。Si層をすべてエッチングしたチャネル構造であるリブ高さ220nmの導波路に対し、リブ高さ150nmの導波路はSi層のエッチング面にラフネスが生じていることが分かる。TM-modeの各リブ高さの波長特性を図6に示す。素子長はどちらも9mmであった。なお、リブ高さ220nmでは導波路幅2μmで-25dB、500nmで-30dBであった。リブ高さ150nmでは導波路幅2μmで-40dB、500nmで-45dBであった。チャネル構造とリブ構造での損失の差が生じた原因は、リブ構造では光の一部がスラブ層を伝搬し、RIEによるエッチング面のラフネスの影響をチャネル構造よりも受けたからだと考えられる。

熱処理前のAr活性化時のエッチング量を増やし、RF電力を下げることで700℃において従来よりも強いCe:YIGの結晶化が得られた。また、成膜時の酸素の流量を増やすことで膜質の改善傾向が得られた。Si導波路ではチャネル構造を用いることで低損失なTM-modeの導波光が得られた。

Ce:YIGの熱処理後の表面にまだクラックがあるため、さらなる改善が必要である。Si導波路ではラフネスの少ないSiを削るRIE条件の検討が必要である。これらの課題に取り組んだ後、実際にSi導波路上にCe:YIGを結晶化させ、非相反動作の特性改善を図る。